ＡＳＩＣ設計の基本手順

ＡＳＩＣを起こす（あるいはもっと一般的に高機能ＬＳＩを作る）場合、当然ながら、まずはＬＳＩの仕様を決めることになります。

この仕様はどういったツールを用いて表現してもよいのですが、ＡＳＩＣの入り口ですから、ここで間違えると取り返しがつきません。

次にそれをもとに論理設計し、ハードウェア記述言語（ＨＤＬ）に落とし込みます。

これがＲＴＬデータです。

ＨＤＬとしては、VHDLやVerilog-HDLといったものが一般的です。

ただし設計の過程では、Ｃ言語、Ｃ++、システムＣ言語などもよく使われますし、それらによる表現を直接以下の工程につなげる手法もあります。

ここまでは実際の製造工程とは比較的独立性の高いデータです。

それを元にデザインルール（90nm、65nm、45nmなど）も考えながら論理合成技術などでゲートやゲート間情報を記述するネットリストを作ります。

この記述形式としてはＥＤＩＦが一般的です。

続いて実際のマスクパターンをデザインするわけですが、そのパターンを記述するのに現在一般的なのがGDS IIという形式のファイルです。

これでデザインのフェーズは終わりで、あとは実際の製造に入ります。

もちろんこれらの過程がスムーズに一方向的に流れることはそれほど多くなく、そのつど検証しながら、元に戻ったりすることもよくあります。

なお先ほどＲＴＬデータは、実際の製造工程と比較的独立性が高いと述べましたが、実はファブ工程と完全に独立に作るべきものでもありません。

特にデザインルールが細密となり、実際のステッパ処理で複雑なことがおこりやすくなればなるほど、ＲＴＬの段階でできるだけその難しさを軽減するような工夫（配慮）が必要となります。

これが21章で述べるデザイン・フォー・マニュファクチャリング（ＤＦＭ）です。