半導体製造の全工程
半導体製造の全工程内の記事一覧
「半導体製造の全工程」のカテゴリーには以下のコンテンツがリストされています。
ＥＤＡツールの助けを借り、またＤＦＭのことなども意識しながら設計が終わると、いよいよ半導体製造過程に入ります。 この章では、その全体的な流れを概観します。 なお、半導体は種類も製法も数多いのですが、ここではシリコンを用いたＮＭＯＳタイプの半導体をフォトマスクを用いて作成するという、最も基本的な場合・・・
前章でおことわりしたように、ここではシリコン基板によるＭＯＳ半導体を考えます。 その場合のスタートとなるのが、ウェハーと呼ばれるシリコンの円状（または四角形）の板です。 その上にマスクパターンに従い、酸化膜や金属を載せていくことになります。 シリコンは周期律表IVB族の元素で、単結晶（単一の結晶）・・・
22章で述べたように、フォトマスクはレチクルとも呼ばれ、ウェハー上に描くパターンの原版のようなものです。 ただし回路全体を表現するのに、レチクルは一般に数枚～数十枚必要です。 写真の場合はネガより印画紙の方が大きいのが普通ですが、半導体原版の場合は逆で、レチクルの方がウェハー上のパターンと比べて数・・・
22章で、リソグラフィには広義のものと狭義のものがあると述べました。 広義のリソグラフィとは、１枚のフォトマスクに対応して行うべき工程全体を指します。 ウェハーに対して１枚のマスクパターン通りに酸化膜や金属膜を生成させる作業全体です。 その中の１つのステップとして、実際にレーザなどを使って露光させ・・・
ＭＯＳの「Ｏ」にあたる酸化膜（絶縁性膜）ですが、現在の主流は二酸化シリコン（ＳiＯ2）です。 またＳiＮやＳi3Ｎ4などのシリコン窒化膜が使われることもあります。 二酸化シリコン膜形成の代表的な手法の１つが、熱酸化法と呼ばれるものです。 これはシリコンの表面を高温で酸素などの酸化剤にさらし、直接的・・・
次は狭義のリソグラフィすなわち露光ステップです。 フォトマスクを作る際には電子ビームを使いました。 リソグラフィでも電子ビームを使うことはありますし、Ｘ線なども利用されますが、基本的に使われるのはレーザです。 それによりマスクのパターンが相似的にウェハー上に投影され、それに従いフォトレジストを変化・・・
エッチングの最初は、現像というステップがあります。 これは露光されたパターン情報に従い、除去すべきフォトレジスト部分を実際に除去することです。 これは26章で述べたフォトレジスト膜の形成とほぼ同じメカニズムで行えるので、両方の工程に対応させた「コータ・アンド・デベロッパ」という装置がよく使われます・・・
エッチングで酸化膜がパターン化されて残ったら、次に酸化膜のない部分に不純物を添加します。 この過程はドーピングとも呼ばれます。 これによりソースやドレインの電極などが形成されるわけです。 そのために最もよく使われるのは、イオン注入法です。 イオンは正または負の電荷をおびた粒子ですから、電界により加・・・
26～29章のリソグラフィで、マスクパターン１枚分のトランジスタや回路などはほぼ形成できます（もちろん実際にはゲート電極形成など、これだけで終わらないこともあります）。 しかしそれで終わりではなく、後始末をしなければなりません。 それが化学的機械的研磨による平坦化であり、それに次の章で述べるレジス・・・
ＬＳＩの歩留まりを上げる（不良品発生を抑える）ためには、正確な位置決めや表面平坦化などといった形状に関する調節作業のほか、作業の残滓やゴミなど不要物を常に除去しておく必要があります。 たとえばリソグラフィ過程で重要な役割を果たしたフォトレジストなども、次のリソグラフィに備えて、除去しておかなければ・・・
26～29章のリソグラフィは、主にトランジスタを作る（ＦＥＯＬ）ことを想定しながら述べてきました。 配線を作るＢＥＯＬでも、露光やエッチングなどは、ほぼ共通しているのですが、薄膜形成は完全に異なるので、あらためて配線形成プロセスということで説明します。 ＬＳＩ内の配線のために最も一般的に使われる材・・・
27章からわかるように、リソグラフィにおける解像度（分離できる距離の意味なので小さい値ほど解像度は高い）は、レーザの波長に比例し、屈折率およびsinθに反比例します。 ただしピントがしっかりと合うためにウェハーに許される位置幅（焦点深度）は、sinθの２乗に反比例するので、θをあまり大きくすること・・・
高い電圧で加速した電子ビームも非常に短い波長を持ちます。 その波長は加速電圧の平方根に反比例します。 まずはそれを簡単に説明しましょう。 物質波の波長はｈ／(ｍ*ｖ)で与えられます。 ただしｈはプランクの定数、ｍは粒子の質量、ｖは速度です。 その運動エネルギーは(ｍ*ｖ**2)／２です。 一方、e・・・
デザイン・ルールの細密化が進むと、設計データを最終パターンと同じにしてそれを正確にウェハーに写すという発想では済まなくなります。 むしろ設計データとフォトマスク、あるいはフォトマスクとウェハー上パターンの間には違いがある、ということを前提にし、それを織り込んだ設計をする、という考え方が意味を持って・・・
半導体における絶縁膜は、酸化シリコンが最も一般的です。 しかし最先端のプロセスにおいては、その誘電率を高めたHigh-k材料と、低めたLow-k材料とがそれぞれ注目されています。 といっても使う場所が違うので、矛盾した動きというわけではありません。 ただ混同しやすいのは確かです。 まずHigh-k・・・
やはり今後のデザインルール細密化やＬＳＩ高機能化などに対応する技術として、ＳＯＩ（Silicon On Insulator）があります。 シリコン基板の上に酸化シリコンの薄い膜を形成し（ここまでは普通のＭＯＳと同じ）、その上に単結晶シリコン薄膜を一様に載せた構造です。 これにより高いキャリア移動度・・・
前章までで、半導体製造の前工程は終わりです。 付加価値としてはこれでほぼ８割程度にはなるのですが、もちろん最終的にパッケージとなって製品化されるまで、気は抜けません。 後工程の最初の難関がダイシングです。 ウェハーは現在直径が200～300ミリもあり、せいぜい１辺が10ミリそこそこのチップとは比べ・・・
ダイシングでいよいよチップが切り離されたら、それをリードフレームという枠に載せて固定します。 これをマウンティングといい、固定接着剤としては主に樹脂系のものが使われます。 次にリードフレームの端子とチップの電極パッドとを電気的につなげます。 これをボンディングといいますが、大きく２つの方法がありま・・・
International Technology Roadmap for Semiconductors（国際半導体テクノロジロードマップ）というものが発表されています。 世界の半導体技術の進展予測として最も標準的なものと考えられ、メジャー更新というレベルでいうと、２年に１回のペースで出されています・・・
